

MS7200

HD 转数字 RGB/YUV

数据手册

本文所包含的信息是宏晶微电子科技股份有限公司的专有财产，在没有宏晶微电子科技股份有限公司许可的情况下，不允许分发、复制或披露此类信息或部分信息。

1. 基本介绍

MS7200 是一款 HD 接收芯片，最高分辨率可支持到 4K@30Hz，最高采样率达到 300MHz。

MS7200 支持 YUV 和 RGB 之间的色彩空间转换，数字接口支持 YUV 及 RGB 格式输出。

MS7200 的 IIS 接口及 S/PDIF 接口支持高清音频传输，其中 S/PDIF 接口既可以兼容 IEC61937 标准下的压缩音频传输，还可以支持高比特音频（HBR）传输。在高比特音频（HBR）模式下，音频采样率最高为 768KHz。

MS7200 内置 EDID 缓存，可供用户自行烧录。MS7200 的 IIC 地址可以根据 SA 引脚进行选择。当 SA 引脚上拉到 DVDD 电压或悬空时，地址为 0xB2；当 SA 引脚连接到地时，地址为 0x56。其数字 I/O 电源 DVDD 供电可支持 3.3V、2.5V、1.8V。

2. 功能特征

HD 输入

- ◆ 采样时钟最高 300MHz
- ◆ 支持 HD 3D 格式
- ◆ 支持 HBR 音频格式
- ◆ 内置 CEC 核
- ◆ 内置可编程 EDID 缓存

数字视频输出

- ◆ 12/24-bit RGB/YUV444 格式
- ◆ 8/16-bit YUV422 格式
- ◆ DDR/SDR 采样模式
- ◆ 数据通道交换及高低位交换
- ◆ 支持 BT.601、BT.656、BT.1120、BTA-T1004 数字标准

- ◆ 支持分离和复合同步信号传输

视频处理

- ◆ 色彩空间转换

- ◆ 支持 YUV444 与 YUV422 转换
- ◆ 支持 10/12 位色深到 8 位色深转换

数字音频输出

- ◆ 双通道 IIS 音频输出
- ◆ IIS 通道交换
- ◆ IIS 最高采样率 192KHz
- ◆ IIS 最高采样位数 24 位
- ◆ S/PDIF 接口支持 PCM 格式以及压缩音频格式

系统

- ◆ IIC 控制接口
- ◆ 外部 27MHz 晶振
- ◆ INT#中断引脚
- ◆ 芯片地址引脚选择

电源

- ◆ 数字 I/O 支持 1.8V、2.5V、3.3V
- ◆ 内核电压 1.2V

封装

- ◆ QFN-76 (9mm×9mm)


3. 应用场景

- ◆ 视频转换/机顶盒
- ◆ HD 终端设备

4. 目录

1. 基本介绍	2
2. 功能特征	2
3. 应用场景	3
4. 目录	4
5. 功能框图	5
6. 功能描述	6
6.1 数字输出模块描述	6
7. 引脚图	8
8. 引脚描述	9
9. 电气特性	11
9.1 极限参数	11
9.2 直流参数	11
10. 典型应用电路	13
11. 视频输出时序参数	14
12. 上电时序	15
13. 封装信息	16
14. 芯片标识	17
15. 包装信息	18
15.1 包装信息	18
15.2 托盘尺寸信息	19
16. 回流焊温度规范	21
17. 版本记录	22

5. 功能框图



图一. 功能框图

6. 功能描述

6.1 数字输出模块描述

表 6.1 DVDD 供电为 3.3V/2.5V 时视频数字输出格式

色彩空间	格式	位	采样模式	同步类型	采样时钟 (MHz)			
					480P	720P	1080P	4K@30Hz
RGB	4:4:4	24	SDR	H/V 分离	27	74.25	148.5	297
		24	DDR	H/V 分离	13.5	37.125	74.25	148.5
		12	DDR	H/V 分离	27	74.25	148.5	
YUV	4:4:4	24	SDR	H/V 分离	27	74.25	148.5	297
		24	DDR	H/V 分离	13.5	37.125	74.25	148.5
		12	DDR	H/V 分离	27	74.25	148.5	
	4:2:2	16	SDR	H/V 分离	27	74.25	148.5	297
			DDR	H/V 分离	13.5	37.125	74.25	148.5
			SDR	H/V 嵌入	27	74.25	148.5	297
			DDR	H/V 嵌入	13.5	37.125	74.25	148.5
		8	SDR	H/V 分离	54	148.5		
			DDR	H/V 分离	27	74.25	148.5	
			SDR	H/V 嵌入	54	148.5		
			DDR	H/V 嵌入	27	74.25	148.5	


表 6.2 DVDD 供电为 1.8V 时视频数字输出格式

色彩空间	格式	位	采样模式	同步类型	采样时钟 (MHz)			
					480P	720P	1080P	4K@30Hz
RGB	4:4:4	24	SDR	H/V 分离	27	74.25	148.5	
		24	DDR	H/V 分离	13.5	37.125	74.25	
		12	DDR	H/V 分离	27	74.25		
YUV	4:4:4	24	SDR	H/V 分离	27	74.25	148.5	
		24	DDR	H/V 分离	13.5	37.125	74.25	
		12	DDR	H/V 分离	27	74.25		
YUV	4:2:2	16	SDR	H/V 分离	27	74.25	148.5	
			DDR	H/V 分离	13.5	37.125	74.25	
			SDR	H/V 嵌入	27	74.25	148.5	
			DDR	H/V 嵌入	13.5	37.125	74.25	
		8	SDR	H/V 分离	54	148.5		
			DDR	H/V 分离	27	74.25		
			SDR	H/V 嵌入	54	148.5		
			DDR	H/V 嵌入	27	74.25		

表 6.2 视频输出接口

数字输出引脚	RGB444	YUV444	12B-RGB444/YUV444		16B-YUV422		8B-YUV422	
	24B-444	24B-444	沿 1	沿 1	沿 1	沿 2	沿 1	沿 2
D0	B0	CB0	UB0	YG4				
D1	B1	CB1	UB1	YG5				
D2	B2	CB2	UB2	YG6				
D3	B3	CB3	UB3	YG7				
D4	B4	CB4	UB4	VR0				
D5	B5	CB5	UB5	VR1				
D6	B6	CB6	UB6	VR2				
D7	B7	CB7	UB7	VR3				
D8	G0	Y0	YG0	VR4	Y0	Y0	C0	Y0
D9	G1	Y1	YG1	VR5	Y1	Y1	C1	Y1
D10	G2	Y2	YG2	VR6	Y2	Y2	C2	Y2
D11	G3	Y3	YG3	VR7	Y3	Y3	C3	Y3
D12	G4	Y4			Y4	Y4	C4	Y4
D13	G5	Y5			Y5	Y5	C5	Y5
D14	G6	Y6			Y6	Y6	C6	Y6
D15	G7	Y7			Y7	Y7	C7	Y7
D16	R0	CR0			CB0	CR0		
D17	R1	CR1			CB1	CR1		
D18	R2	CR2			CB2	CR2		
D19	R3	CR3			CB3	CR3		
D20	R4	CR4			CB4	CR4		
D21	R5	CR5			CB5	CR5		
D22	R6	CR6			CB6	CR6		
D23	R7	CR7			CB7	CR7		

7. 引脚图



图二. 引脚图

8. 引脚描述

表 8.1 引脚描述

引脚名称	引脚#	类型	描述
系统			
RSTN	47	数字输入	外部复位输入，低电平有效
SCL	14	数字输入	IIC 时钟
SDA	13	数字输入/输出	IIC 数据
INT	12	数字输出	中断状态输出
SA	49	数字输入	当 SA 引脚上拉到 DVDD 电压或悬空时 IIC 地址为 0xB2 当 SA 引脚连接到地时 IIC 地址为 0x56
XTALI	39	模拟输入	晶振输入引脚
XTALO	38	模拟输出	晶振输出引脚
E-PAD	77		地
NC	23,35,36		不连接
HD 输入			
HDRXCN	26	模拟输入	HD 信号时钟负端
HDRXCP	27	模拟输入	HD 信号时钟正端
HDRX0N	28	模拟输入	HD 信号数据通道 0 负端
HDRX0P	29	模拟输入	HD 信号数据通道 0 正端
HDRX1N	31	模拟输入	HD 信号数据通道 1 负端
HDRX1P	32	模拟输入	HD 信号数据通道 1 正端
HDRX2N	33	模拟输入	HD 信号数据通道 2 负端
HDRX2P	34	模拟输入	HD 信号数据通道 2 正端
CEC	11	数字输入/输出	HD CEC 通道
DDCSDA	16	数字输入/输出	HD DDC 数据
DDCSCL	17	数字输入	HD DDC 时钟
HDRX5V	18	数字输入	HD 5V 电源信号
HPD	21	数字输出	HD 热插拔检测信号
数字输出			
D0	5	数字输出	视频输出数据 0
D1	4	数字输出	视频输出数据 1
D2	3	数字输出	视频输出数据 2
D3	2	数字输出	视频输出数据 3
D4	1	数字输出	视频输出数据 4
D5	74	数字输出	视频输出数据 5
D6	73	数字输出	视频输出数据 6
D7	72	数字输出	视频输出数据 7
D8	69	数字输出	视频输出数据 8

引脚名称	引脚#	类型	描述
D9	68	数字输出	视频输出数据 9
D10	67	数字输出	视频输出数据 10
D11	66	数字输出	视频输出数据 11
D12	65	数字输出	视频输出数据 12
D13	62	数字输出	视频输出数据 13
D14	61	数字输出	视频输出数据 14
D15	60	数字输出	视频输出数据 15
D16	59	数字输出	视频输出数据 16
D17	58	数字输出	视频输出数据 17
D18	57	数字输出	视频输出数据 18
D19	56	数字输出	视频输出数据 19
D20	54	数字输出	视频输出数据 20
D21	53	数字输出	视频输出数据 21
D22	52	数字输出	视频输出数据 22
D23	51	数字输出	视频输出数据 23
DE	8	数字输出	DE 信号
HSYNC	9	数字输出	行同步
VSYN	10	数字输出	场同步
PCLK	75	数字输出	数字信号时钟
SCLK_MCLK	46	数字输出	IIS 串行时钟/主时钟
WS_SPDIF	45	数字输出	IIS 位时钟/SPDIF
I2SDATA1	44	数字输出	IIS 串行数据通道 1
I2SDATA0	42	数字输出	IIS 串行数据通道 0
MUTE_MCLK	41	数字输出	IIS 主时钟/静音信号
系统电源&地			
DVDD	6,50,55,63,70,76	电源	数字 I/O 电源
DVDD33	20	电源	HD 数字电源
AVDD33	24,25,30,40	电源	模拟模块电源
DVDD12	7,15,43,48,64,71	电源	内核电源
AVDD12	22,37	电源	模拟模块电源
VSS	19	地	地

9. 电气特性

9.1 极限参数

表 9.1 极限电气参数

参数	符号	数值	单位
极限工作电压	V_{DD}	3.63	V
环境工作温度	T_A	-40 to 85	°C
存储温度	T_{sto}	-65 to 150	°C
极限结温温度	T_{jmax}	125	°C

注意：如果器件的工作条件超过上述“极限参数”的范围，将造成器件永久性破坏。只有当器件工作在说明书所规定的范围内时，功能才能得到保障。器件在极限参数列举的条件下工作，将会影响到器件工作的可靠性。

表 9.2 极限防静电参数

参数	符号	数值	单位
人体模型（HBM）	$V_{ESD}(HBM)$	±2000	V
机器模型（MM）	$V_{ESD}(MM)$	±200	V
带电模型（CDM）	$V_{ESD}(CDM)$	±500	V

静电保护注意事项：静电荷积聚在人体和测试设备上，可以在不被检测的情况下放电。虽然本产品具有专用的静电保护电路，但在高能量静电放电的设备上可能发生永久性损坏。因此，建议采取适当的静电预防措施。

9.2 直流参数


表 9.3 直流参数（测试条件：1080P60Hz HD 输入）

参数	名称	最小值	典型值	最大值	单位
模拟 3.3V 电源	AVDD33	2.97	3.3	3.63	V
数字 I/O 电源	DVDD-3.3	2.97	3.3	3.63	V
	DVDD-2.5	2.25	2.5	2.75	V
	DVDD-1.8	1.7	1.8	1.9	V
HD I/O 电源	DVDD33	2.97	3.3	3.63	V
内核电源	DVDD12	1.08	1.2	1.32	V
模拟 1.2V 电源	AVDD12	1.08	1.2	1.32	V
模拟 3.3V 电源	IAVDD33	70.57	73.03	75.57	mA



参数	名称	最小值	典型值	最大值	单位
数字 I/O 电源	IDVDD-3.3	22.5	26.01	30.45	mA
	IDVDD-2.5	16.75	20.1	23.8	mA
	IDVDD-1.8	11.13	14.02	17.64	mA
HD I/O 电源	IDVDD33	0.06	0.09	0.13	mA
内核电源	IDVDD12	44.85	50.76	55.38	mA
模拟 1.2V 电源	IAVDD12	59.22	66.05	72.09	mA

10. 典型应用电路



图三. 典型应用电路图

注 1: 当 SA 引脚上拉到 DVDD 电压或悬空时 IIC 地址为 0xB2, 当 SA 引脚连接到地时 IIC 地址为 0x56。

注 2: DVDD 支持 3.3V、2.5V、1.8V, 其中 SCL、SDA、RSTN、INT 引脚上拉电源电压需要与 DVDD 保持一致。


11. 视频输出时序参数

表 11.1 视频输出时序参数

参数	符号	采样模式	最小值	典型值	最大值	单位
PCLK SDR 时钟周期	T_{PIXEL}	SDR	3.3		40	ns
PCLK SDR 时钟频率	F_{PIXEL}		25		300	MHz
PCLK DDR 时钟周期	T_{CDE}	DDR	6.66		40	ns
PCLK DDR 时钟频率	F_{CDE}		25		150	MHz
PCLK 时钟占空比	T_{PDUTY}		40%		60%	
PCLK 下降沿到数据翻转时间	T_{PH}	SDR	2.3		2.8	ns

注：


- 1、此处给出了工作频率范围，而实际视频时钟频率应符合本产品定义的工作频率范围，参考表 6.1。
- 2、下图所示 PCLK 下降沿与数据翻转的时序图是基于 Pclk_inv (reg[0x1281]bit[2]='1')被使能，若想数据延后 0.5 T_{PIXEL} 输出，可以将 Pclk_inv (reg[0x1281]bit[2]='0')关闭使能，对应的 T_{PH} 会增加 0.5 T_{PIXEL} 。



图四. SDR 模式下 PCLK 下降沿与数据翻转时间的关系


12. 上电时序

对于 MS7200，上电时序没有特殊的要求。最好的一种情况是， T_1 小于 10ms。DVDD 与 DVDD33 电源上电时序保持一致，在 DVDD12 与 DVDD33 电源稳定后再进行复位是一种比较可靠的上电方式。上电时序如下图所示， $T_1 < 10\text{ms}$ ， $T_2 > 10\text{ms}$ 。




图五. 上电时序

13. 封装信息



图六. QFN-76 封装框图


14. 芯片标识



图七. 芯片标识

15. 包装信息

15.1 包装信息





图八. 包装信息图

表 15.1 包装纸箱尺寸

包装箱尺寸信息 (单位: mm)	
内箱	370(L)*155(W)*85(H)
外箱	390(L)*330(W)*280(H)

封装外形	每 TRAY 盘数量 (单位: PCS)	每内箱数量 (单位: PCS)	每外箱数量 (单位: PCS)	内外箱数比
QFN-76 (9×9)	260	2600	15600	6:1






图九. 托盘尺寸图

16. 回流焊温度规范

表 16.1 回流焊温度曲线描述

回流焊温度曲线	Pb-Free Assembly
预热时间 ($T_{smin} \sim T_{smax}$)	60~120 秒 (150~200°C)
液态温度 (T_L)	217°C
峰值温度 (T_P)	260°C (+5/-0°C)
上升速率 ($T_L \sim T_P$)	$\leq 3.0^\circ\text{C}/\text{秒}$
维持时间 (217°C 以上)	60~150 秒
峰值温度 5°C 范围内维持时间 (255°C 以上)	30~40 秒
下降速率 ($T_P \sim T_L$)	$\leq 6.0^\circ\text{C}/\text{秒}$
25°C 至峰值温度时间	≤ 8 分钟



图十. 回流焊温度曲线图



17. 版本记录

日期	版本	作者	备注
2020-12	V1.0	Wenhao Zhou	初版
2021-05	V1.0.1	Wenhao Zhou	更新功能特性描述
2021-12	V1.0.2	Yuting Zhang	更新模板
2022-06	V1.0.3	Yuting Zhang	更新环境工作温度
2022-07	V1.0.4	Yuting Zhang	更新模板
2023-06	V1.0.5	Yunjie Liu	更新功能描述、引脚描述、典型应用电路，添加时序信息
2023-11	V1.0.6	Zhihui Shi	更新 HD
2024-08	V1.0.7	Jiwen Yang	更新封装、包装信息